半加器电路（半加器）

加法器是产生数的和的装置。

加数和被加数为输入，和数与进位为输出的装置为半加器。

若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。

半加器：半加器的电路图半加器有两个二进制的输入，其将输入的值相加，并输出结果到和（Sum）和进制（Carry）。

半加器虽能产生进制值，但半加器本身并不能处理进制值。

　　全加器：全加器三个二进制的输入，其中一个是进制值的输入，所以全加器可以处理进制值。

全加器可以用两个半加器组合而成。